подавление шума импульсные нейронные сети FPGA
arXiv cs.AR

Zephyr: энергоэффективное подавление звукового шума импульсной нейронной сетью на FPGA

arXiv:2609.37711

Zephyr сочетает импульсную сеть подавления шума и вычислительный массив FPGA, который пропускает операции для нулевых импульсов. Это не только модельная оценка сложности: авторы реализуют тракт на PYNQ-Z1 и показывают работу быстрее реального времени при тактовой частоте 100 МГц.

Метод. Архитектура наследует полнополосную и подполосные ветви Spiking-FullSubNet, квантуется до INT8 и исполняется на 32 универсальных вычислительных элементах. Индексы активных импульсов планируются отдельно, поэтому память не читает веса для 87,85% пропускаемых операций.

Результаты. На Intel N-DNS Zephyr получает SI-SNR 14,54 дБ и DNSMOS 3,00 при 965 тыс. параметров. Средняя задержка аппаратного ядра равна 5,382 мс, RTF 0,727, сокращение трафика памяти 54,47%. Расчётная энергия одной обработки составляет 52,9 нДж против 1,48 мкДж у победителя N-DNS, примерно в 28 раз меньше.

Ограничения. Значение 52,9 нДж является моделью стоимости операций для условного 45-нм КМОП, а не измерением энергии самой платы FPGA. Качество немного ниже Spiking-FullSubNet-XL, а реальная батарея, аналого-цифровой тракт и поток памяти устройства в оценку не включены.

Фишка из статьи. Работа честно разделяет измеренную скорость и расчётную энергию. Аппаратно подтверждены задержка, RTF и доля пропущенных операций; самый эффектный показатель энергии остаётся проекцией для специализированного кристалла.

СистемаSI-SNR ↑DNSMOS ↑Оценка энергии ↓Характер оценки
SDNN12,26 дБ2,700,41 мкДжмодель операций
Spiking-FullSubNet-XL15,20 дБ3,031,48 мкДжмодель операций
Zephyr14,54 дБ3,0052,9 нДжмодель операций; FPGA проверяет скорость

Как это читать: Zephyr отдаёт 0,66 дБ SI-SNR ради большого расчётного выигрыша в энергии. Для заявления о потреблении готового устройства всё ещё нужно прямое измерение мощности реализации.

Оригинальная статья на arXiv